博客
关于我
DSP与FPGA通信软件设计
阅读量:165 次
发布时间:2019-02-28

本文共 820 字,大约阅读时间需要 2 分钟。

前端采集的振动信号在FPGA中,经过内部FIFO缓存之后发送给DSP做数据处理。DSP和FPGA之间通过EMIF接曰方式连接通FIFO实现DSP和FPGA之间的数据传输。

在这里插入图片描述
如图所示的FPGA和DSP的接口示意围,图中的DSP控制FPGA采集信号,FPGA中的FIFO数据装满的时候出发DSP开始读取数据,数据读取期间,引脚FPGA_CS_RD处于高电平,读取完毕后跳变为低电平,FPGA读取到对应引脚电平变化时,可W输出数据或者锁存数据。部分代码如下:
Int fpga_sig[ROTATE_DATA];
DDIR_RSET(DDIR,0X00);
CHIP_RSET(DDIR,0X00);
EMIF_config(&emiffig);
Void INTconfig()
{IRQ_setVecs((Unit32)&VECSTART);
Old_intm=IRQ_globalDisable();
eventId0=IRQ_EVT_INT0;
IRQ_clear(eventId0);
IRQ_enable(eventId0);
IRQ_plug(eventId0(),&int0);
IRQ_globalEnable();}
Interrupt viod int0(){IRQ_clear(eventId0);
while(FPGA_READ==0x01)
{…;}}
由程序可知,程序建立一个全局变量的数组用于存放前端的数据,然后对系统中接收数据W及控制FPGA的引脚初始化。接收数据的引脚设置输入方向,上电后控制FPGA开始采样的引脚需要在开始后发生电平变化。此外,还需要配置FPGA对于DSP的中断响应,主要是系统的中断向量的地址、中断标志位的复位W及打开系统的中断设置等。按照系统的要求,进入中断后首先复位中断标志位,当传输标志位处于高电平时,开始数据的传输,数据传输结束之后反馈给FPGA完成本次传输,进入下一个工作状态。

转载地址:http://xhvc.baihongyu.com/

你可能感兴趣的文章
MTK Android 如何获取系统权限
查看>>
MySQL - 4种基本索引、聚簇索引和非聚索引、索引失效情况、SQL 优化
查看>>
MySQL - ERROR 1406
查看>>
mysql - 视图
查看>>
MySQL - 解读MySQL事务与锁机制
查看>>
mysql 1264_关于mysql 出现 1264 Out of range value for column 错误的解决办法
查看>>
mysql 1593_Linux高可用(HA)之MySQL主从复制中出现1593错误码的低级错误
查看>>
mysql ansi nulls_SET ANSI_NULLS ON SET QUOTED_IDENTIFIER ON 什么意思
查看>>
MySQL Binlog 日志监听与 Spring 集成实战
查看>>
multi-angle cosine and sines
查看>>
Mysql Can't connect to MySQL server
查看>>
mysql case when 乱码_Mysql CASE WHEN 用法
查看>>
Multicast1
查看>>
MySQL Cluster 7.0.36 发布
查看>>
Multimodal Unsupervised Image-to-Image Translation多通道无监督图像翻译
查看>>
multipart/form-data与application/octet-stream的区别、application/x-www-form-urlencoded
查看>>
mysql cmake 报错,MySQL云服务器应用及cmake报错解决办法
查看>>
Multiple websites on single instance of IIS
查看>>
mysql CONCAT()函数拼接有NULL
查看>>
multiprocessing.Manager 嵌套共享对象不适用于队列
查看>>