博客
关于我
DSP与FPGA通信软件设计
阅读量:165 次
发布时间:2019-02-28

本文共 820 字,大约阅读时间需要 2 分钟。

前端采集的振动信号在FPGA中,经过内部FIFO缓存之后发送给DSP做数据处理。DSP和FPGA之间通过EMIF接曰方式连接通FIFO实现DSP和FPGA之间的数据传输。

在这里插入图片描述
如图所示的FPGA和DSP的接口示意围,图中的DSP控制FPGA采集信号,FPGA中的FIFO数据装满的时候出发DSP开始读取数据,数据读取期间,引脚FPGA_CS_RD处于高电平,读取完毕后跳变为低电平,FPGA读取到对应引脚电平变化时,可W输出数据或者锁存数据。部分代码如下:
Int fpga_sig[ROTATE_DATA];
DDIR_RSET(DDIR,0X00);
CHIP_RSET(DDIR,0X00);
EMIF_config(&emiffig);
Void INTconfig()
{IRQ_setVecs((Unit32)&VECSTART);
Old_intm=IRQ_globalDisable();
eventId0=IRQ_EVT_INT0;
IRQ_clear(eventId0);
IRQ_enable(eventId0);
IRQ_plug(eventId0(),&int0);
IRQ_globalEnable();}
Interrupt viod int0(){IRQ_clear(eventId0);
while(FPGA_READ==0x01)
{…;}}
由程序可知,程序建立一个全局变量的数组用于存放前端的数据,然后对系统中接收数据W及控制FPGA的引脚初始化。接收数据的引脚设置输入方向,上电后控制FPGA开始采样的引脚需要在开始后发生电平变化。此外,还需要配置FPGA对于DSP的中断响应,主要是系统的中断向量的地址、中断标志位的复位W及打开系统的中断设置等。按照系统的要求,进入中断后首先复位中断标志位,当传输标志位处于高电平时,开始数据的传输,数据传输结束之后反馈给FPGA完成本次传输,进入下一个工作状态。

转载地址:http://xhvc.baihongyu.com/

你可能感兴趣的文章
mysql 查询数据库所有表的字段信息
查看>>
【Java基础】什么是面向对象?
查看>>
mysql 查询,正数降序排序,负数升序排序
查看>>
MySQL 树形结构 根据指定节点 获取其下属的所有子节点(包含路径上的枝干节点和叶子节点)...
查看>>
mysql 死锁 Deadlock found when trying to get lock; try restarting transaction
查看>>
mysql 死锁(先delete 后insert)日志分析
查看>>
MySQL 死锁了,怎么办?
查看>>
MySQL 深度分页性能急剧下降,该如何优化?
查看>>
MySQL 深度分页性能急剧下降,该如何优化?
查看>>
MySQL 添加列,修改列,删除列
查看>>
mysql 添加索引
查看>>
MySQL 添加索引,删除索引及其用法
查看>>
mysql 状态检查,备份,修复
查看>>
MySQL 用 limit 为什么会影响性能?
查看>>
MySQL 用 limit 为什么会影响性能?有什么优化方案?
查看>>
MySQL 用户权限管理:授权、撤销、密码更新和用户删除(图文解析)
查看>>
mysql 用户管理和权限设置
查看>>
MySQL 的 varchar 水真的太深了!
查看>>
mysql 的GROUP_CONCAT函数的使用(group_by 如何显示分组之前的数据)
查看>>
MySQL 的instr函数
查看>>