博客
关于我
DSP与FPGA通信软件设计
阅读量:165 次
发布时间:2019-02-28

本文共 820 字,大约阅读时间需要 2 分钟。

前端采集的振动信号在FPGA中,经过内部FIFO缓存之后发送给DSP做数据处理。DSP和FPGA之间通过EMIF接曰方式连接通FIFO实现DSP和FPGA之间的数据传输。

在这里插入图片描述
如图所示的FPGA和DSP的接口示意围,图中的DSP控制FPGA采集信号,FPGA中的FIFO数据装满的时候出发DSP开始读取数据,数据读取期间,引脚FPGA_CS_RD处于高电平,读取完毕后跳变为低电平,FPGA读取到对应引脚电平变化时,可W输出数据或者锁存数据。部分代码如下:
Int fpga_sig[ROTATE_DATA];
DDIR_RSET(DDIR,0X00);
CHIP_RSET(DDIR,0X00);
EMIF_config(&emiffig);
Void INTconfig()
{IRQ_setVecs((Unit32)&VECSTART);
Old_intm=IRQ_globalDisable();
eventId0=IRQ_EVT_INT0;
IRQ_clear(eventId0);
IRQ_enable(eventId0);
IRQ_plug(eventId0(),&int0);
IRQ_globalEnable();}
Interrupt viod int0(){IRQ_clear(eventId0);
while(FPGA_READ==0x01)
{…;}}
由程序可知,程序建立一个全局变量的数组用于存放前端的数据,然后对系统中接收数据W及控制FPGA的引脚初始化。接收数据的引脚设置输入方向,上电后控制FPGA开始采样的引脚需要在开始后发生电平变化。此外,还需要配置FPGA对于DSP的中断响应,主要是系统的中断向量的地址、中断标志位的复位W及打开系统的中断设置等。按照系统的要求,进入中断后首先复位中断标志位,当传输标志位处于高电平时,开始数据的传输,数据传输结束之后反馈给FPGA完成本次传输,进入下一个工作状态。

转载地址:http://xhvc.baihongyu.com/

你可能感兴趣的文章
mariadb multi-source replication(mariadb多主复制)
查看>>
MaterialForm对tab页进行隐藏
查看>>
Member var and Static var.
查看>>
memcached高速缓存学习笔记001---memcached介绍和安装以及基本使用
查看>>
memcached高速缓存学习笔记003---利用JAVA程序操作memcached crud操作
查看>>
Memcached:Node.js 高性能缓存解决方案
查看>>
memcache、redis原理对比
查看>>
memset初始化高维数组为-1/0
查看>>
Metasploit CGI网关接口渗透测试实战
查看>>
Metasploit Web服务器渗透测试实战
查看>>
Moment.js常见用法总结
查看>>
MongoDB出现Error parsing command line: unrecognised option ‘--fork‘ 的解决方法
查看>>
mxGraph改变图形大小重置overlay位置
查看>>
MongoDB学习笔记(8)--索引及优化索引
查看>>
MQTT工作笔记0009---订阅主题和订阅确认
查看>>
ms sql server 2008 sp2更新异常
查看>>
MS UC 2013-0-Prepare Tool
查看>>
msbuild发布web应用程序
查看>>
MSB与LSB
查看>>
MSCRM调用外部JS文件
查看>>